

Chapter 4 Passive Devices



4.1 Introductions



➤ 从电路的观点分类

- ① 有源器件(Active Device): 各类晶体管;
- ② 无源器件(Passive Device): 电阻、电容、电感、互连线等

➤ 本章知识要点:

介绍集成电路中常用的各类电阻器和电容器, 讨论其结构、性能、寄生效应和设计。

HBUT-EST

4.1 Introductions




- 集成电路中的无源元件通常是指**电阻器和电容器**, 制造工艺与晶体管(或CMOS)兼容;
- 集成电阻和电容的最大**优点**是元器件之间的匹配及一致的温度特性。在电路设计时应充分利用此优点, 使电路性能不依赖单个元件的特性, 而是与元件的比值有关;
- 集成电阻和电容的**缺点**:
 - ① 精度低($\pm 20\%$), 绝对误差大;
 - ② 温度系数较大;
 - ③ 可制作的范围有限;
 - ④ 占用的面积大、成本高。

HBUT-EST

4.2 Resistor



- 电阻: 具有一定导电能力(半导体、导体)且稳定的无源器件;
- 集成电路芯片上的电阻通常为薄膜电阻, 这些电阻器都是微结构, 因此它们只占用衬底很小的面积。电阻和芯片电路的连接是通过与导电金属形成接触实现的。



HBUT-EST

4.2 Resistor



电阻作用：限流和分压


对集成电路芯片设计而言，电阻的版图设计为“如何利用在集成电路工艺流程中硅片上已有的各种薄膜材料来实现电阻版图”。

电阻率和方块电阻

$$R = \rho \frac{L}{wt} \Rightarrow R = \rho \frac{L}{wt} = R_{\square} \frac{L}{W}$$

上式表示的是一块电阻率为 ρ ，长度为 L ，宽度为 W ，厚度为 t 的均匀导体薄膜材料的电阻值；其中 $R_{\square} = \frac{\rho}{t}$ 称为**方块电阻**(也称**薄层电阻**)， $\text{m}\Omega/\square$ ； L/W 为**方块数**。

因版图设计是利用平面作图法，因此只考虑长和宽对于电阻的版图设计是很方便。



HBUT-EST

4.2 Resistor



能与CMOS工艺兼容的集成电路电阻的分类

集成电路中电阻可分为**无源电阻**和**有源电阻**两类：

- ① 无源电阻：通常是利用掺杂半导体材料或其它材料构成，主要包括**多晶硅电阻**、**有源区电阻**、**阱电阻**和**金属电阻**；
- ② 有源电阻：将晶体管进行适当连接和偏置，利用晶体管在不同工作区域所表现出的电阻特性，如**MOS晶体管**工作于线性区，其I-V特性接近于线性，这时该MOS晶体管可看做是一有源电阻。

有源电阻相较于无源电阻具有占用面积较小的优点，但其工作状态受电流电压影响，不稳定。在集成电路设计中，大部分都是使用无源电阻。


HBUT-EST

4.2 Resistor




1. Poly-Si Resistor

- ① Poly-Si作用：由MOS管的G极、构成电阻和构成电容。Poly-Si通过接触孔与Metal-1连接，该金属构成电阻的两个电极；最常用，结构简单；制做在场氧区(非薄氧区域)。



第一层多晶硅电阻俯视图



(a)“狗骨头状”和(b)“蛇形”多晶硅电阻示意图

HBUT-EST

4.2 Resistor




1. Poly-Si Resistor

- ② 多晶硅电阻结构如右图所示。其电阻阻值由掺杂浓度和电阻形状决定。电阻公式如下：

$$R = R_{S,POLY-Si} \frac{L_{eff}}{W} = R_{S,POLY-Si} \frac{L - 2L_D}{W}$$

式中 L_D 为源漏扩散时向电阻区的横向扩散量。如果用扩散掺杂法为多晶硅掺杂，阻值精度不高。常用来作存储器存储单元的负载电阻(只要求阻值大，精度要求不高)。若用离子注入法掺杂，则电阻的精度可以提高。




HBUT-EST

4.2 Resistor



2. Active-layer Resistor

- ① 在源漏扩散时形成，有N⁺扩散和P⁺扩散电阻。在CMOS N阱工艺下，N⁺扩散电阻是做在P-Substrate上，P⁺扩散是在N阱里。；
- ② 特点：电阻区和阱之间形成PN结，且需通过施加偏压使PN结反向偏置(或零偏置)；
- ③ 缺点：电阻率不能灵活变化，受工艺限制；



有源区电阻示意图

有源区电阻	多晶硅电阻
三电极器件	两电极器件
温度稳定性低	温度稳定性高
工艺控制较难	易于工艺控制
功率耗散高	功率耗散低
寄生大	寄生小
薄层电阻率可大可小	薄层电阻率较小

有源区电阻和多晶硅电阻的差异比较


HBUT-EST

4.2 Resistor



2. N⁺ Active-layer Resistor

- ① 由N⁺扩散与有源区形成N⁺有源层电阻。有源层通过接触孔与第一层金属连接，金属构成有源层电阻的两个电极。
- ② N⁺有源层电阻的方块电阻值为79.1Ω，每个接触孔形成的电阻为54.8Ω。电阻一般为几百到几千Ω。



N⁺有源层电阻俯视图


HBUT-EST

4.2 Resistor



2. P⁺ Active-layer Resistor

- ① P⁺扩散分别与有源区形成P⁺有源层电阻。有源层通过接触孔与第一层金属连接，金属构成有源层电阻的两个电极。
- ② P⁺有源层电阻的方块电阻值为153.4Ω，每个接触孔形成的电阻为118.5Ω。电阻一般为几百到几千Ω。



P⁺有源层电阻俯视图


HBUT-EST

4.2 Resistor



3. Well Resistor

- ① P阱/N阱电阻：轻掺杂区，高电阻率，方块电阻可达10kΩ/；
- ② 缺点：电阻精度不高、电阻阻值不稳定(光照变化)；
- ③ 设计要求：电阻图形尺寸(L/W)至少是阱深2倍，
- ④ 为了引出N阱电阻的两个电极，在N阱中进行N⁺扩散，该扩散区与有源层形成N型有源区，有源区再通过接触孔和金属连接形成欧姆接触，金属构成电阻的两个电极。



N阱电阻示意图

HBUT-EST


4.2 Resistor



4. Metal Resistor

- ① 标准双极工艺的金属厚度大约为 $0.1\mu\text{m}$ ，方块电阻约为 $20\text{--}30\text{ m}\Omega/\square$ ；
- ② 设计形状：与Poly-Si电阻一样，既可布成一条直线，也可布成蛇形或折叠状；

蛇形 (meander)



对称设计，更好



HBUT-EST

4.2 Resistor



5. MOS电阻(有源电阻)

从MOS管的I-V特性我们知道，当MOS管的漏源电压 $V_{DS} < V_{DSat}$ 时，MOS管工作在线性区，I-V特性为阻性特性。MOS管用作电阻正是利用了这一特性，其特点是占用芯片面积较其他形式的电阻小的多。但它是一个非线性电阻，电阻大小与端电压有关。由晶体管原理可知，非饱和区的沟道电阻可以表示为：


$$R_c = \frac{\partial V_{DS}}{\partial I_{DS}} = [2k(V_{GS} - V_T) - V_{DS}]^{-1}$$

当 V_{DS} 很小时，可以得到：

$$R_c \approx [2k(V_{GS} - V_T)]^{-1}$$

$V_{DS} > V_{GS} - V_T$ ，栅极连接漏极，

MOS管始终处于饱和区



4.2 Resistor



➤ 电阻设计的依据：

1. 电阻变化

影响因素：主要包括工艺变化、温度、非线性和寄生电阻等。其他因素主要影响电阻匹配，包括方向、压力和温度梯度、热电子效应、刻蚀速率的不一致性等；

- ① 工艺变化：块电阻(膜厚和制程工艺)和尺寸(光刻对准和刻蚀速率一致性)；
- ② 温度变化：TCR(阱电阻) > TCR(多晶硅) > TCR(金属)

因不同材料的TCR不同，因此匹配电阻应尽量使用相同的材料制备；

- ③ I-V非线性：主要源于自加热、强场速度饱和及耗尽区侵蚀

Note: TCR (Temperature Coefficient of Resistance)

HBUT-EST


4.2 Resistor



➤ 电阻设计的依据：

2. 实际电阻分析

- ① 在某些集成电路工艺中，可增加掩蔽层(高阻注入层)，进而提高多晶硅电阻的电阻率和方块电阻；
- ② 多晶硅总电阻： $R = r_b + 2r_h + 2r_c$
(r_b :体区电阻； r_h :头区电阻； r_c :接触区电阻)



多晶硅电阻的剖面示意图

HBUT-EST

4.2 Resistor



➤ 电阻设计的依据:

3. 电阻设计依据

➤ 误差控制:

- ① 前提: 制造工艺可很好控制体区电阻 (依据多晶硅总电阻 $R = r_b + 2r_h + 2r_c$);
- ② 原则: r_b 应在总电阻 R 中起支配作用, 即 $r_b \gg r_h$ 且 $r_b \gg r_c$;
- ③ 设计的经验法则: 体区材料的长度至少应为光刻和刻蚀工艺误差的100倍, 宽度至少应该为光刻和刻蚀工艺的50倍。

➤ 电流密度:

- ① 前提: 可长期稳定、安全可靠的工作电流;
- ② 设计的经验法则: 每微米宽度电阻的电流密度为0.5mA。

HBUT-EST

4.2 Resistor




➤ 电阻匹配规则:

① 如果没有很大的功率需要耗散, 应尽可能使用多晶硅电阻;

无源电阻中多晶硅电阻的工艺和温度稳定性最高, 阱电阻其次, 有源区电阻的工艺和温度稳定性最差;

② 对于精度要求高的电阻, 电阻条应采用较宽尺寸, 同时调整其长度保持其方块数不变;

③ 对于数值较大的电阻, 要将其分成较短的电阻单位, 平行放置并串联在一起;



大电阻的拆分

HBUT-EST

4.2 Resistor



➤ 电阻匹配规则:

④ 需要匹配的电阻应采用同一种材料制成。

因不同材料的ECR不同, 这会导致由不同材料制备的电阻无法随温度的变化而同步变化;

⑤ 需要匹配的电阻应采用相同的宽度。

集成电路的工艺误差是一定的, 如果两个电阻的宽度不同, 那么这两个电阻将会产生系统失配。

⑥ 需要匹配的电阻应尽量使用相同的电阻图形。

在关于电阻的分析中, 我们并未考虑角和端部效应对电阻的影响。如果电阻的图形不相同, 角和端部效应的存在将使电阻无法实现精确匹配。

HBUT-EST


4.2 Resistor



➤ 电阻匹配规则:

⑦ 需要匹配的电阻应尽量沿同一方向摆放, 并尽可能的靠近。受电阻的制备需用到扩散或离子注入工艺影响

⑧ 阵列化的电阻应采用叉指结构来提高匹配度。叉指结构能够产生共质心版图, 从而提高匹配度。每个电阻可分成偶数段或奇数段, 但偶数个分段阵列要优于奇数个分段阵列, 原因在于偶数个分段阵列能够抑制热电效应。



阵列化电阻匹配


HBUT-EST

4.2 Resistor



电阻匹配规则:

- ⑨ 为保证光刻和刻蚀工艺过程中阵列化电阻周围的环境一致性，在阵列化电阻的两侧需设置虚拟电阻(dummy)。虚拟电阻和阵列化电阻在材料、图形上都是相同的，虚拟电阻和阵列电阻的间距与阵列电阻之间的距离相等。



阵列化电阻两侧加虚拟器件


- ⑩ 匹配的电阻应尽量放置在低应力区，远离功率器件，并尽量降低电阻的功耗。因很多半导体材料都有压阻效应；而功率器件的存在会产生较大的热梯度，热梯度对电阻的影响可能比应力还要大。如果电阻的功耗过大也会产生热梯度，从而影响匹配。

HBUT-EST

4.2 电阻版图设计



- 比例电阻的版图结构(需5KΩ, 10KΩ, 15KΩ电阻, 采用5KΩ单位电阻):



层次	方阻 (Ω/方)
金属	60 mΩ/□
多晶硅	几~上千 Ω/□
N+/P+ diffusion	5 Ω/□
N-well	1 kΩ/□

- 各层阻值不同，且电阻有一定的温度和电压特性。

$$R = \frac{l}{w} \rho = \frac{l}{w} \rho_{sq} \quad \rho_{sq} = \frac{\rho}{t}$$

HBUT-EST

22

4.2 电阻版图设计



Sheet Resistance ^o	DIMENSIONS ^o	MIN ^o	TYP ^o	MAX ^o	UNITS ^o
N-Well (Dual gate 3.3/5V) ^o	□	700 ^o	850 ^o	1000 ^o	Ω/sq ^o
N-Well (Single gate 3.3V) ^o	□	495 ^o	660 ^o	825 ^o	Ω/sq ^o
N+ (unsalicide) @ @ ^o	□	Refer to below @ @ table differentiating EPI and Non-EPI spec ^o			Ω/sq ^o
N+ (salicide) □ ^o	□	1.0 ^o	3.0 ^o	8.0 ^o	Ω/sq ^o
P+ (unsalicide) @ @ ^o	□	Refer to below @ @ table differentiating EPI and Non-EPI spec ^o			Ω/sq ^o
P+ (salicide) □ ^o	□	1.0 ^o	3.0 ^o	8.0 ^o	Ω/sq ^o
Poly2 (unsalicide) □ ^o	□	55 ^o	65 ^o	75 ^o	Ω/sq ^o
Poly 2(non-salicide) -- for 1P process (2A31*.666-50A) only ^o	□	85 ^o	115 ^o	145 ^o	Ω/sq ^o
Wide Poly2 Rs (salicide) □ ^o	□	1.0 ^o	3.2 ^o	8.0 ^o	Ω/sq ^o
Narrow Poly2 Rs (salicide) □ ^o	W=0.35 ^o	1.0 ^o	6.0 ^o	12.0 ^o	Ω/sq ^o
Poly2 high Rs(1000Ω/sq) (With salicide Block) ^o (for 2A32*.F81-*** & 2A32*.F9A-*** processes only) ^o	15um X 135um ^o	800 ^o	1000 ^o	1200 ^o	Ω/sq ^o
Metal 1 □ ^o	□	50 ^o	60 ^o	70 ^o	mΩ/sq ^o
Metal 2 □ ^o	□	50 ^o	60 ^o	70 ^o	mΩ/sq ^o
Metal 3 (QLM) □ ^o	□	50 ^o	60 ^o	70 ^o	mΩ/sq ^o
Metal 3 (TLM) □ ^o	□	34 ^o	40 ^o	46 ^o	mΩ/sq ^o
Metal 4 (QLM) □ ^o	□	34 ^o	40 ^o	46 ^o	mΩ/sq ^o

HBUT-EST

23

4.3 Capacitor




- 电容器：一种能够储存一定量电荷的器件，在电路中作为耦合交流信号、构建延迟和相移网络等。电容器储存电荷的能力称为电容，电容的单位是法拉(简称为法，F)

$$Q = C \times V$$

- 因为集成电容器的单位面积电容容量 C_A 比较小，而电容值($C = A \times C_A$)又与于面积成正比，为了达到一定的电容量，就必须靠增加面积来实现。所以在集成电路的设计中应尽量避免使用电容器。

- 硅芯片上的薄膜电容；



HBUT-EST

4.3 Capacitor



- 电容可分为多种规格和种类，包括陶瓷电容、云母电容、玻璃膜电容、纸质电容、铝电解电容和钽电容等等；



HBUT-EST

4.3 Capacitor



- 平板电容器：因集成电路是平面加工工艺，在集成电路中所有的电容都是平板电容。平板电容是由两块导电平板构成，两块导电平板被电介质的绝缘材料隔开，电荷就存储在电介质中。平板电容的电容值：

Formula for Capacitance


$$C = \frac{KA}{S}$$

K: Dielectric constant in farads/cm

A: Plate area in cm²

S: Spacing between plates in cm

* 氮化物和氧化物的ε_r与淀积条件相关



- 可利用大介电常数的材料或减小电介质的厚度 t 要得到大的电容。减小 t 可以增大电容，但 t 减小时，电介质内部的电场强度会增加，太大的电场强度会导致介质击穿，从而隔离失效。在一定工作电压下， t 有一最小值，低于最小值则不能保证电介质的有效隔离。

HBUT-EST

4.3 Capacitor



- 两层导体夹一层绝缘体形成平板电容

① 多晶硅-多晶硅

② Metal-Metal

③ Metal-多晶硅

④ 多晶硅-扩散区


⑤ PN结电容

⑥ MOS电容：)

⑦ 金属-扩散区

MOS IC

双极IC




HBUT-EST

27

4.3 Capacitor

- 电容的分类：

1. 多晶硅-多晶硅电容(双层多晶硅工艺，PIP)



- **结构：**第一层多晶硅C1和第二层多晶硅C2作为电容的上、下电极(多晶硅必须进行重掺杂以降低电阻率)，氧化层作为电介质；
- **优点：**寄生参数小，且无横向扩散影响。通过精确控制两层多晶硅的面积以及两层多晶硅之间的氧化层的厚度，可得到精确的电容值；
- **局限：**因多晶硅-多晶硅电容制作在场氧化层上，所以电容结构的下方不能有氧化层台阶，因为台阶会引起电容下极板的表面不规则，将造成介质层局部减薄和电场集中，从而破坏电容的完整性。

HBUT-EST

4.3 Capacitor




1. 多晶硅-多晶硅电容 (双层多晶硅工艺, PIP)

结构如右图所示, 电容器的上、下电极均为掺杂的多晶硅, 通过场氧化层与其它元件及衬底隔开, 所以是一个寄生参数很小, 以薄氧化层为介质的固定电容。

只要能精确控制氧化层介质的质量和厚度, 就可得到精确的电容值, 其大小为:

$$C = \frac{\epsilon_{ox} \epsilon_0}{t_{ox}} WL$$



HBUT-EST


4.3 Capacitor



2. 金属-金属电容 (多层金属工艺, MIM)

电容的上/下极板都用金属来构成, 就会形成金属-金属电容。为减小金属-金属电容所占用的面积, 在多层金属互连系统中可制备叠层金属电容。多层金属平板垂直地堆叠在一起, 从上至下, 每两层金属之间都存在电容。通过将奇数层金属连接在一起作为一个电极, 而将偶数层金属连接在一起作为另一个电极。从剖面图来看, 金属-金属电容是梳状交叉结构。

- 优点: 不存在PN结, 从而消除了结电容, 对电压的依赖也消失了。金属-金属电容的精度高、匹配性好;
- 缺点: 电介质层较厚→金属极板面积大。




叠层金属电容示意图

HBUT-EST

4.3 Parallel Capacitor



➤ 多层金属制作的平板电容和侧壁电容



多层平板电容 (MIM)

- ① 增加单位面积电容;
- ② 精度高, 匹配性好;

侧壁电容:

- ① 单位面积电容值可比左边的大;
- ② 精度较高, 匹配性较好;

➤ MIM结构, 使用顶层金属与其下一层金属; 且电容区的下方不要走线;

HBUT-EST


31

4.3 Capacitor



3. 金属-多晶硅电容

如果利用多晶硅作为电容的下极板, 金属作为电容的上极板, 就可形成金属-多晶硅电容。金属-多晶硅电容与多晶硅-多晶硅电容相似, 只不过上极板是金属而不是多晶硅。




HBUT-EST

4.3 Capacitor



4. 多晶硅-扩散区(注入区或N阱)电容

单层多晶硅工艺使用的方法：淀积多晶硅前先掺杂下电极板区域，再生长栅氧化层和淀积作上电极的多晶硅。有PN结的寄生电容。缺点对于多晶硅-N阱电容，因N阱是轻掺杂的，其下极板N阱具有较大的串联电阻，同时下极板N阱还有寄生结电容(来自于PN结)。




HBUT-EST

4.3 Capacitor



5. 反偏PN结电容

制作工艺完全和晶体管兼容，但电容值较小。一般的发射结零偏单位面积电容较集电极的大。如果要提高PN结零偏单位面积电容，可采用下图所示的发射区扩散层-隔离扩散层-隐埋层结构。由图可见，这种结构的电容实际是两个电容的并联，所以单位面积电容值大，但由于存在P⁺N⁺结，所以击穿电压低。另外，隔离衬底结电容C_{js}随隔离岛面积的增大而增大，为了降低影响可尽量提高隔离衬底结的反偏电压。



HBUT-EST

发射区扩散层-隔离扩散层-隐埋层PN结电容结构

4.3 Capacitor




6. MOS电容器：多晶硅栅极与沟道(源/漏极)

a) 双极IC中常用的MOS电容器

该电容的下电极为N⁺发射区扩散层，上电极为铝膜，中间介质为SiO₂，作为电容器绝缘介质的二氧化硅制作工艺要求较高，一般通过干氧实现。

电容值与电容器两端的电压、以及N⁺区的掺杂浓度、氧化硅的厚度 t_{ox} 有关。当N⁺区的掺杂浓度为 $10^{20}/\text{cm}^3$ ， $t_{ox} > 0.1\mu\text{m}$ ，MOS电容器的电容值可近似认为与工作电压及信号频率无关。即

$$C_{MOS} \approx C_{ox} = A \frac{\epsilon_{SiO_2} \epsilon_0}{t_{ox}}$$


HBUT-EST

4.3 Capacitor



➤ 双极集成电路中的MOS电容器特点：

① 单位面积电容值较小

$$C_{MOS} \approx C_{ox} = \frac{\epsilon_{SiO_2} \epsilon_0}{t_{ox}} A = C_A A$$


$$t_{ox} = 100\text{nm} \text{ 时, } C_A = 3.45\text{e-}4\text{pF}/\mu\text{m}^2$$

$$30\text{pF} \text{ 需约 } 0.1\text{mm}^2$$

② 击穿电压BV较高（大于50V）

$$BV = E_B t_{ox}$$

$$\text{绝缘层的击穿电场强度 } (5 \sim 10) \times 10^6 \text{V/cm}$$



HBUT-EST

4.3 Capacitor



③ MOS电容器的特点:

- a) 因单位面积电容值较小, 所以占用芯片面积较大;
- b) 击穿电压($BV = E_{B_{ox}}$)较高(50~100V);
- c) 温度系数小(温度的变化只对耗尽层电容有影响);
- d) 电容值基本上与电压大小、电压极性无关(下电极用N⁺发射区扩散层时);
- e) 单个电容的误差($\Delta C/C$)较大, 但匹配误差较小;
- f) 有较大的寄生电容 C_{js} 。


HBUT-EST

4.3 Capacitor



b) MOS集成电路中常用的MOS电容器

感应沟道的单层多晶硅MOS电容器的顶视图和等效电路如右图所示, 它是以栅氧化层作为介质, 多晶硅为上电极, 衬底表面感应沟道区为下电极。电容的大小与电容两端所加电压有关, 常用在自举电路中。



感应沟道的单层多晶硅MOS电容


HBUT-EST

4.3 Capacitor



3. MOS电容器的等效电路

等效电路如下图所示, 图中 R 为下电极N⁺发射区扩散层的电阻, 为了提高 Q 值, 必须减小 R 值, 通常设计成方形以减小 R 值。




MOS电容器的等效电路

HBUT-EST

4.3 Capacitor



➤ 大电容结构



DRAM中常用的电容

HBUT-EST

4.3 Capacitor



► 电容的匹配规则

同集成电阻一样，大部分集成电容也有20% ~ ±30%的误差，若匹配得当，可得到高性能、高精度的集成电容。电容匹配规则通常包括以下几点：

1. (因边缘效应的存在) 匹配电容的图形要尽量相同；
2. 精确匹配电容的尺寸应该采用正方形；因版图图形的尺寸与实际生产出来的器件尺寸之间的差异构成了工艺偏差，工艺偏差对电容会引入系统失配。对于电容，由于边缘效应的存在，外围变化可导致较大的失配。周长面积比越小，电容的匹配精度越高。在所有矩形中，正方形的周长面积比最小，因此匹配性最好。当匹配电容的周长面积比相等时，它们对工艺偏差不敏感。
3. 匹配电容的大小要适当；
4. 匹配电容要邻近摆放；邻近摆放可降低集成电路制造工艺的失配。如果涉及多个电容，则应将它们排布在尽可能小的矩形阵列里，同时保证相邻的行具有相同的间距，相邻的列也具有相同的间距。


HBUT-EST

4.3 Capacitor




► 电容的匹配规则

5. 利用阵列结构拆分大电容来实现对称性，阵列结构应该共质心，并在阵列电容的周围设置虚拟电容(Dummy)；
6. 精确匹配的电容应进行静电屏蔽，如果没有静电屏蔽，则不应该在电容上方布线。静电屏蔽能使极板免受邻近导线的影响，还能屏蔽电容耦合。由于集成电路工艺的特殊性，通常只能对电容的上极板进行静电屏蔽；
7. 匹配的电容应尽量放置在低应力区，并远离功率器件放置在低应力区可避免应力诱发极板变形，远离功率器件可避免热梯度产生失配。



设置虚拟电容实现电容匹配



多晶硅-多晶硅电容的静电屏蔽示意图


HBUT-EST

4.3 Capacitor



► 电容的寄生效应

在集成电路中只要有一块导电材料跨过另一块导电材料且二者之间还存在电解质(包括空气)就会形成一个电容器，这种不希望存在缺偏偏存在的电容成为寄生电容。在版图设计中应尽量减小寄生电容。



多晶硅-多晶硅电容示意图


HBUT-EST

4.3 Capacitor



► 边缘效应:

实际电场不单单存在于两平板之间，在平板的边缘也存在，即边缘效应。由于边缘效应而产生的电容称为边缘电容，边缘电容等于单位边缘电容常数乘以极板的周长，它存在于极板的四个边。边缘效应的存在相当于增大了平板的面积，增加的程度与电介质的厚度成正比。如果平板的尺寸远大于电介质的厚度，边缘效应可以被忽略。



HBUT-EST

4.4 Inductor




► 电感

电感是以电磁场形式存储能量的另一类无源元件。模拟电路中很少使用集成电感，而集成电感主要使用在射频集成电路中，如工作频率为1GHz或更高的集成电路。线圈结构电感因在每匝线圈之间存在磁耦合，整个线圈的电感正比于线圈匝数的2次方，该2次方关系使得利用线圈可很容易得到大电感。

导体电流与电压之间的关系为：

$$V = L \frac{di}{dt}$$

其中：V：导体两端电压降； di/dt ：电流的变化率；L：导体的电感，单位为亨利(H)



(a) 圆环形结构和 (b) 线圈结构电感


HBUT-EST

4.4 Inductor



► 电感的分类

电感的分类线圈结构的电感很难集成，对于采用平面加工工艺的集成电路芯片，可使用平面结构的电感（简称为平面电感）。对于八边形电感和方形电感，因方形电感图形结构更规整，方便布局，因此方形电感使用最多，方形电感又称螺旋电感。



平面结构电感

平面电感 (a) 圆形, (b) 八边形, (c) 方形


HBUT-EST

4.4 Inductor



► 电感的分类

为增加电感，可利用多层金属在螺旋电感的基础上构造叠层电感(使用两层金属)。叠层电感的金属M1和M2的绕行方向必须一致，且二者绕线穿插不重叠，以避免两层金属之间产生寄生电容。



螺旋电感

叠层电感

HBUT-EST

4.4 Inductor



► 电感的寄生效应

集成电感会受到很多寄生效应的影响，其中涡流损耗是最重要的。交变电流的变化会产生磁场，由于互感作用，磁场的变化又会在附近的导体中产生循环电流。这些涡流会消耗磁场的能量，这就是涡流损耗。涡流损耗消耗对于低功耗集成电路的影响越来越重要。

由于涡流损耗对整个电路的影响可以等效于插入串联电阻引起的损耗，因此可通过把电感制作在轻掺杂衬底上来避免涡流损耗。因为磁场可以深入到硅中几微米，因此若使用外延层制备硅片，则外延层和下面的衬底都必须是轻掺杂的。

HBUT-EST

4.4 Inductor



➤ 电感的设计准则

- ① 集成电感应制作在高电阻率的衬底上。为了减小涡流损耗，应该把电感制作在高电阻率（轻掺杂）的衬底上；
- ② 尽量用高层金属制作电感。由于第一层金属距离衬底太近，为了减小寄生电容效应，应该利用最顶层金属来制备电感，或者将两层或三层金属结合在一起使用；
- ③ 为了避免电感与其它金属导线的互感，所有未连接的金属线都要远离电感。有经验表明，金属线与电感之间的最小距离应为特征工艺尺寸（即线宽）的5倍。不单单金属线，其它元件（例如PN结）也应尽量远离电感。这样由于电感本身占用的面积就大，其它元件还要尽量远离电感，所以造成芯片面积的浪费。

HBUT-EST

4.4 Inductor



➤ 电感的设计准则

- ④ 尽可能地降低电感不同圈的导线之间的距离。不同圈的导线之间的距离越小，它们之间的磁耦合就越强，从而得到更大的电感值。不同圈的导线之间的距离受限于光刻和刻蚀工艺水平；
- ⑤ 尽量不要在电感的上面或下面放置金属板。在电感的上面或下面放置金属板也会产生涡流损耗。金属板面积越大，涡流损耗就越大。若存在金属板，应尽量远离电感
- ⑥ 电感导线应该短而直。构成电感的金属导线也存在寄生电阻和寄生电容效应，因此导线的长度和面积应尽量小；
- ⑦ 尽量使用集成电路芯片厂商提供的电感库。

HBUT-EST


4.4 Inductor



➤ 常采用顶层金属作为线圈，因为它的方阻最小；中心由下一层金属（或多晶硅）引出

➤ 集成电感的关键尺寸：

- ① D: 边长/直径 (Diameter)
- ② W: 线条宽度 (Width)
- ③ S: 线条间隔 (Spacing between)
- ④ N: 匝数 (Number of turns)




HBUT-EST

51


4.4 Inductor




➤ 平面上的螺旋设计：



单匝线圈




多匝螺旋型线圈



多匝直角型线圈

直角螺旋电感的等效电路
(忽略电阻时)

耦合电容是严重的寄生参量，
高频下可能使电感呈容性。



HBUT-EST


52

4.5 Lead Wire



互连线 (Lead Wire)

- ① 集成电路中的内连线有金属膜(Al/Cu)、扩散条、多晶硅等。随着集成电路CD的不断缩小, 这些连线的寄生电阻和寄生电容对整个电路系统的影响越来越明显。从某种意义上说连线也成为一种“元件”。
- ② 作为集成电路的基本元件, 其版图设计是集成电路设计中的基本任务(门阵列电路设计)。在Mixed ICs和Monolithic ICs的衬底上, 互连线大多数是由金属薄层形成的条带, 不同衬底上的电路的互连可能用到金属裸线或电缆。



HBUT-EST

53

4.5 Lead Wire



互连线的设计要点:

- ① 为了减少信号、电源引起的损耗和减少芯片面积, 大多数连线尽量短;
- ② 为了提高集成度, 在传输电流非常微弱时(如MOS Gate), 大多数互连线应以制造工艺提供的最小宽度来布线;
- ③ 在连接线要传输大电流时, 应估计其电流容量并保留足够的裕量;
- ④ 制造工艺提供的多层金属能有效地提高集成度;
- ⑤ 在微波和毫米波范围内应注意互连线的趋肤效应和寄生参数;
- ⑥ 在某些情况下, 可有目的地利用互连线的寄生效应。

HBUT-EST

4.5 Lead Wire



在电路设计时应根据具体要求, 在不同的地方采用不同的连线。

1. 金属膜互连

金属膜连线相对其他连线来说, 连线的电阻最小, 所以主要用于大电流的传输。常用的金属是铝。在金属互连的设计时, 除了考虑电路的连接关系与设计规则(包括最小宽度、间距、与电极孔的最小覆盖等)限制外, 还应注意以下几个问题:

① 长引线的电阻

当连线很长, 宽度又很窄时, 连线的电阻会随之增加。在设计金属膜的厚度时, 一般在工艺允许情况下应尽量厚一些($1.2 \pm 0.2 \mu\text{m}$), 这样在同样的宽度和长度情况下电阻会减小, 但厚度增加对金属膜的反刻会带来困难, 特别是侧向腐蚀反而会使有效宽度减小。

HBUT-EST

4.5 Lead Wire



② 大电流密度的限制

通过金属膜的电流增加, 对铝来说会导致“电迁徙”现象的出现, 严重时甚至断路。美国军用标准规定, 流经纯铝膜的电流密度为:

$$J \leq 2 \times 10^5 \text{ A/cm}^2 = 2 \text{ mA}/\mu\text{m}^2$$

通常流经电源线和地线的电流最大, 所以对电源线和地线的设计应尽可能的宽, 或者用Al-Si-Cu合金代替纯铝也是不错的选择。

HBUT-EST

4.5 Lead Wire



③ Si-Al互熔问题

在高温下, Al和Si会形成Al-Si共熔体(熔点温度 577°C), 一旦共熔, 1mm厚的铝膜可熔去0.12mm的硅层, 这样器件有源区(双极晶体管的发射区、MOS管的源漏)的厚度就会变薄。另外还可能使浅结出现熔穿。所以对于浅结、小接触孔、大而厚的铝膜, 要特别选择适当的合金温度和时间(一般取 $450\sim 500^{\circ}\text{C}$, $20\sim 30\text{min}$)。另外一种解决办法就是在铝中掺硅形成铝硅合金以减少铝熔硅的现象, 但硅的含量不能太大, 否则会使接触电阻增加。

HBUT-EST

4.5 Lead Wire



2. 扩散区连线

在双极IC中扩散区连线主要是指发射区扩散层, 因为发射区一般为重掺杂, 薄层电阻较小。而在MOS IC中, 就用源漏扩散区作内连线。

3. 多晶硅连线

由于大多数MOS晶体管采用多晶硅栅工艺, 所以用掺杂多晶硅作为内连线, 工艺简单, 且对于小电流传输来说是非常合适的。但由于掺杂多晶硅的薄层电阻较大, 且随着器件尺寸进一步缩小时, 多晶硅连线的电阻会随之增大, 所以在要求较高的地方可采用Ti、W、Mo的硅化物作内连线更合适, 但工艺步骤增加。

HBUT-EST


4.5 Lead Wire



4. 交叉连线

对于单层布线的的双极集成电路, 交叉连线是不可避免的, 通常采用如下办法解决。

- ① 利用基区扩散电阻、隐埋层电阻上的氧化层走线(如右图所示), 这种交叉连线不需增加工艺和芯片面积。




HBUT-EST

4.5 Lead Wire



- ② 利用双基极或双集电极晶体管, 或加大晶体管电极之间的距离进行交叉走线(如图所示), 这种走线会增加芯片面积和某些寄生参数。
- ③ 利用“磷桥”作为交叉走线。由下图可见, 与利用基区扩散电阻走线的结构完全类似, 只是作为电阻的扩散层是发射区的磷扩散而不是基区扩散;




HBUT-EST

4.5 Lead Wire



- ③ 利用隔离槽进行交叉走线，因隔离槽都是重掺杂，所以扩散层薄层电阻较小，但因为隔离槽固定接地或负电源，所以使用受到限制；
- ④ 对于超大规模集成电路或较复杂的集成电路，通常需要多层布线才能满足电路的互连，这方面的有关内容在微电子制造技术中已作了详细的说明，此处不再介绍。



1. 淀积介质层

2. 开接触孔

3. 淀积第一层金属

1. 淀积介质层

2. 开通孔

3. 淀积第二层金属

HBUT-EST

4.5 Lead Wire




互连线的寄生效应：

- ① 串联寄生电阻(Series Parasitic Resistance);
- ② 并联寄生电容(Parallel Parasitic Capacitance);

寄生效应影响：

- ① 在电源和地之间，电阻造成直流和瞬态压降；
- ② 在导线长距离并行或不同层导线交叉时，带来相互串扰问题；
- ③ 在长信号线上，分布电阻电容带来延迟(如下图所示)；



简单长导线的寄生模型

HBUT-EST

4.5 Lead Wire




❖ 互连线的寄生电容：

不同材料的串联寄生电阻值不同，金属(Al、Cu)的典型值为 $0.05\Omega/\square$ ，Poly-Si的典型值为 $10\sim 15\Omega/\square$ ，扩散区的典型值为 $20\sim 30\Omega/\square$ 。对于单位长度电容，经验公式如下：

$$C = \epsilon \left[\frac{w}{h} + 0.77 + 1.06 \left(\frac{w}{h} \right)^{0.25} + 1.06 \left(\frac{t}{h} \right)^{0.5} \right]$$

简单并联寄生电容



复杂互连线寄生电容


HBUT-EST

4.6 Interconnect



在TSMC 0.35μm的集成电路工艺流程中，不同导电层之间由绝缘介质隔离。导电层之间的相互连接需要通过打孔实现。

有源层、多晶硅(Poly)和第二层多晶硅(Electrode)都通过接触孔(Contact)与第一层金属(Metal-1)连接。



(a)多晶硅和第一层金属；(b)第一和第二层金属；(c)第二和第三层金属连接的俯视图

HBUT-EST

4.7 Pad



- 电路的输入和输出需要通过适当的导体结构(Pad)来实现与外部电路的连接, 它同时用于电路的在芯片测试; 焊盘的尺寸通常远大于电路中其它的元器件, 焊盘的尺寸是固定的。

Pad(焊盘)俯视图

